PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-252950

(43) Date of publication of application: 04.11.1987

(51)Int.Cl.

H01L 21/76

(21)Application number: 61-097145

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

25.04.1986

(72)Inventor: NISHIMURA HIROSHI


YONEDA TADANAKA


SAKAI HIROYUKI

(54) MANUFACTURE OF SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To prevent the yield of a recess part on an insulating film due to wet etching, by oxidizing a polycrystalline silicon film by heat treatment, compressing the insulating film at the central part of a groove, and increasing the density of the part. CONSTITUTION: The specified region of a semiconductor substrate 8 is removed to a specified depth, and a groove is formed. The groove is buried with a first insulating film 13, a polyscyrtalline semiconductor 14 and a second insulating film 15. Heat treatment is performed, and the semiconductor 14 is oxidized. Thus an oxide 17 is obtained. Parts or all of the insulating film 15, the oxide and the insulating film 13 are removed, and the substrate 8 and the upper part of the groove are flattened. Thus the yield of a recess part on the insulating film 13 due to wet etching is prevented.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩ 日本国特許庁(JP)

⑩ 特許出願公開

[®] 公 開 特 許 公 報 (A)

昭62-252950

證別記号

庁内整理番号

❷公開 昭和62年(1987)11月4日

H 01 L 21/76

M-7131-5F

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 半導体集積回路の製造方法

> 願 昭61-97145 ②特

②出 願 昭61(1986)4月25日

切発 明 者 村 西

宏

門真市大字門真1006番地 松下電器產業株式会社内

79発明者 米 田 忠 央

門真市大字門真1006番地 松下電器産業株式会社内 門真市大字門真1006番地 松下電器產業株式会社内

砂発 明 者 坂 井 弘之 松下電器産業株式会社 ⑪出 願 人

門真市大字門真1006番地

②代 理 人 弁理士 中尾 敏男 外1名

1、発明の名称

半導体集積回路の製造方法

2、特許請求の範囲

半導体基板の所定の領域を所定の深さまで除去 し、溝を形成する工程、前記溝を第1の絶縁膜、 多結晶半導体、第2の絶縁膜にて埋める工程、熱 処理を行い、前記多結晶半導体を酸化して酸化物 にする工程、前記第2の絶縁膜,酸化物および前 記第1の絶縁膜の一部または全部を除去して、前 記基板および前記滞上部を平坦化する工程を有し てなることを特徴とする半導体集積回路の製造方 法。

3、発明の詳細な説明

産業上の利用分野

本発明は分離深さの深い絶縁分離を得ることの できる半導体集積回路の製造方法に関するもので ある。

従来の技術

従来、絶縁物によって素子分離を行う方法とし

て分雑形成領域の半導体基板をエッチングして壽 を形成し、前記簿を絶縁物で埋める工程が提案さ れている。

その製造方法の一例を第2図A~Dに示す。

まずp形シリコン基板1上にSiQ2 膜2を形成 し、フォトリン技術およびRIE法により分離形 成領域のSiO。膜2を除去し、シリコン基板1を エッチングして幅1 μm、深さ4 μm の傳3を形 成する。そしてチャンネルストッパー用のポロン を講るの底部にイオン注入して注入領域 4 を形成 する(第2図A)。

次にSiO₂ 膜2を除去し、SiO₂ 膜5を成長さ せ、その上にフェトレジスト6を塗布する(第2 図 B)。

その後、RIB法を用いてフォトレジストのと SiOっ膜5をエッチングしてSiOっ膜5を平坦化 する(第2図C)。

次に、エッチングによるダメージを除去するた めに、SiOo膜をウエットエッチングで除去す る(第2図D)。そうすると、SiO。膜をの上部 に凹部 7 が生じ、その上に形成される A ℓ 配線の 断線の原因となる。

上記工程によって、構るはSiOa膜をで埋めら れ、絶縁分離領域が形成される。

発明が解決しようとする問題点

上記工程において、ダメージ除去のためにSiO。 膜5をウエットエッチングで除去する場合、溝3 の中心部でSIO。膜の密度が小さいために、SiO。 膜5の上部に凹部が生じてしまう。これは後にAll 配線の断線の原因となる。

問題点を解決するための手段

上配問題点を解決する本発明の技術的手段は次 に示すような方法である。まず、分離形成領域の 半導体基板を所定の深さまで除去し、滞を形成す る。そして、前記牌中に第1の絶縁膜、多結晶半 導体、第2の絶縁膜を埋め、熱処理を行い多結晶 半導体を酸化して酸化物にし、次に第2の絶縁膜、 酸化物および第1の絶縁膜の一部又は全部を同時 にエッチングし平坦化をはかり、農上部の平坦化 構造を実現するものである。

成する。さらにSiO2腹9をマスクにして得11 の底面にポロンを注入し、注入領域12を形成す る(類1図B)。

次に、CVD法により基板上に厚さ0.2~0.4 Am の SiO。 膜13、厚さ0.05~0.2 μm の多 拾品シリコン膜 1 4、厚さ Q.4 μm の SiQ 2 膜15 を形成し、薄11を埋める(第1図C)。その後、 酸化雰囲気中で熱処理を行う。例えば、950℃。 4、図面の簡単を説明 6.5気圧の水蒸気中で50分間酸化する。そうす ると、多結晶シリコン膜14は酸化され、SIO2 膜17に変わる。次に、SiO2膜15の上にフォ トレジスト膜18を形成する(第1図D)。

その後、ドライエッチ技術によりフォトレジス ト膜16、SiO2 膜15,14,13を除去する。 この際、\$102 膜 1 3は 0.1 ~ 0.3 um 程度残し ておくのが望ましい(第1図E)。

最後にドライエッチで生じたダメージ除去のた めにウェットェッリでSiO2 膜13を除去する (第1図1)。

発明の効果

この技術的手段による作用は次のようになる。 分離帯に埋めた多結晶半導体は、熱処理によって 絶縁体となり膨張する。この膨張によって薄中央 部の絶縁体が圧縮されるので上記券中央部の密度 が大きくなる。したがって、ウエットエッチング の際に凹部が生じることがなくなるので平坦化が 可能となる。

実 施 例

以下、本発明の一実施例として絶疑分離の製造 工程を第1図A~Eに示す。

まず、p形シリコン基板 B の上に厚さ 1 μm の SiO2 膜 9 を形成し、その上にフォトレジスト膜 10を形成する。そして、フォトリン技術により 分離形成領域のフォトレジスト膜1 Oを除去し、 さらにフォトレジスト隣1口をマスクとして分離 形成領域のBIO。膜Bを除去する(第1図A)。

次にフォトレジスト膜10を除去し、SiO2膜 9をマスクにしてシリコン基板8をエッチングし、 探さ3~5 A四、幅1.0~1.5 A四の牌11を形


本発明による絶縁分離の製造方法は以上のよう を構成よりなるものであり、熱処理によって多結 晶シリコン膜を酸化し、海中央部の SiO。膜を圧 縮し密度を大きくすることにより、ウェットエッ ナでSIO。膜上に凹部が生じるのを防止できる。 このような手段による平坦化は Al 等の配線の断 顔を防止できる。

第1図は本発明の一実施例における絶縁分雑の 製造工程を示す断面図、第2図は従来の絶線分離 工程を示す断面図である。

13,15,17…… SiO2 膜、14……多結 晶シリコン、18……フォトレジスト。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


第 1 図



第 1 図


(B)


(¢)



第 1 図


(E)





第 1 図


(F)




特開昭 62-252950 (4)

第 2 図

rA)





CO

